CLIPPEDIMAGE= JP406169069A

PAT-NO: JP406169069A

DOCUMENT-IDENTIFIER: JP 06169069 A

TITLE: SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURE

PUBN-DATE: June 14, 1994

INVENTOR-INFORMATION:

NAME

KITA, AKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO: JP04321644

APPL-DATE: December 1, 1992

INT-CL (IPC): H01L027/108; H01L027/04; H01L029/784

US-CL-CURRENT: 257/301

ABSTRACT:

PURPOSE: To provide a semiconductor memory device and its manufacturing method which are suitable for realizing the fine structure of the device by a method wherein an insulating film is buried in a substrate, a trench is formed through the insulating film, the lower part of the substrate is

the insulating film, the lower part of the substrate is utilized as a

cell-plate, a capacitor dielectric film and a capacitor electrode are buried

inside the trench and capacitor is connected to a switching transistor above the trench.

CONSTITUTION: In a semiconductor memory device, an insulating film 102 buried in a semiconductor substrate 101, a trench 105 formed through the insulating film 102, a capacitor composed of the semiconductor substrate utilized as a plate electrode, a dielectric thin film 106 formed on the inner surface of the

trench 105 and a storage electrode 107 buried inside the trench 105 and a MIS transistor formed on a semiconductor thin layer 103 on the surface of the semiconductor substrate 101 are provided.

COPYRIGHT: (C) 1994, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-169069

(43)公開日 平成6年(1994)6月14日


(51)Int.Cl. ⁵ H 0 1 L	27/109		庁内整理番号 8427-4M	FΙ				技術表示箇序
HUIL	27/04 29/784							
	20,101		7210—4M 7210—4M	H 0 1 L	27/ 10		5 D 5 G	
				審査請求 未請求	ま 請求項の	数9(全 6	頁)	最終頁に続く
(21)出願番号]	特願平4-321644		(71)出願人	000000295 沖電気工業	株式会社		
(22)出顧日		平成 4年(1992)12月	1 🛘	(72)発明者	東京都港区 北 明夫	虎ノ門 1 7 虎ノ門 1 7		番12号 番12号 沖電気
				(74)代理人			(外2:	名)

(54) 【発明の名称 】 半導体記憶装置及びその製造方法

(57)【要約】

【目的】 絶縁膜を基板中に埋め込み、これを貫通してトレンチを開け、下部基板をセルプレートとし、トレンチ内部にキャパシタ誘電体膜、キャパシタ電極を埋め込み、トレンチ上部でスイッチングトランジスタとのコンタクトをとるようにし、微細化に適した半導体記憶装置及びその製造方法を提供する。

【構成】 半導体記憶装置において、半導体基板101中に埋め込まれた絶縁膜102と、この絶縁膜102を 貫通して形成されたトレンチ105と、半導体基板101をプレート電極とし、トレンチ105内面に形成された誘電体薄膜106及びトレンチ105内に埋め込まれたストレージ電極107から構成されるキャパシタと、半導体基板101の表面の半導体薄層103に形成されたMISトランジスタとを設ける。



101:高濃度N型Si単結晶基板 109:ゲート酸化膜 102:埋め込み酸化膜 110:ゲート電砲 104:分離用酸化膜 111:N⁺拡散層 105:トレンチ 112:層間紀 縁膜 113:ゴンタクトホール 108:導体プラブ 114:ピットライン

1

【特許請求の範囲】

【請求項1】(a)半導体基板中に埋め込まれた絶縁膜と、(b)前記絶縁膜を貫通して形成されたトレンチと、(c)前記半導体基板をプレート電極とし、前記トレンチ内面に形成された誘電体薄膜及び前記トレンチ内に埋め込まれたストレージ電極から構成されるキャパシタと、(d)前記半導体基板の表面の半導体薄層に形成されたMISトランジスタとを有することを特徴とする半導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置において、前記ストレージ電極とMISトランジスタとが前記トレンチ上部で接続されることを特徴とする半導体記憶装置。

【請求項3】 請求項1記載の半導体記憶装置において、前記半導体基板中に埋め込まれた絶縁膜の上下において導電型が異なることを特徴とする半導体記憶装置。 【請求項4】 請求項1記載の半導体記憶装置において、前記MISトランジスタのチャネル領域の不純物濃度が10¹⁶ c m⁻³以下で、かつソース・ドレイン拡散層が埋め込み絶縁膜に達していることを特徴とする半導体 20記憶装置。

【請求項5】(a)半導体基板中に埋め込み絶縁膜を形成する工程と、(b)前記絶縁膜を貫通してトレンチを形成する工程と、(c)前記トレンチ内面にキャパシタ用誘電体薄膜を形成する工程と、(d)前記トレンチ内に導電体を埋め込む工程と、(e)前記半導体基板の表面の半導体薄層にMISトランジスタを形成する工程とを施すことを特徴とする半導体記憶装置の製造方法。

【請求項6】 請求項5記載の半導体記憶装置の製造方法において、前記トレンチ内に埋め込む導電体をトレン 30 チの一部まで埋め込んだ後、第2の導電体によりトレンチを埋め込みキャパシタと半導体基板の表面の半導体薄層との電気的接続をとることを特徴とする半導体記憶装置の製造方法。

【請求項7】 請求項5記載の半導体記憶装置の製造方法において、2枚の半導体基板のいずれかあるいは両方に絶縁膜を形成した後、貼り合わせ、片側の基板を薄膜化して埋め込み絶縁膜を形成することを特徴とする半導体記憶装置の製造方法。

【請求項8】 請求項7記載の半導体記憶装置の製造方法において、2枚の半導体基板が反対の導電型で薄膜化されない方が高濃度、薄膜化される方が低濃度であることを特徴とする半導体記憶装置の製造方法。

【請求項9】 請求項5記載の半導体記憶装置の製造方法において、前記半導体基板の表面の半導体薄層の不純物濃度が1016 c m⁻³以下で、かつMISトランジスタのソース・ドレイン高濃度拡散層が埋め込み絶縁膜に到達するように形成することを特徴とする半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高密度半導体記憶装置、特に、MIS (Metal Insulator Semiconductor) ダイナミックランダムアクセスメモリ装置 (以下、単にDRAMと略す) 及びその製造方法に関するものである。

2

[0002]

【従来の技術】従来、この種の装置としては、例えば、特開昭60-225462号公報に開示されるものがあった。図6はかかる従来のDRAMの一構成例を示す断面図である。この図に示すように、シリコン基板1にトレンチ2が形成されており、その中にキャパシタ電極5、誘電体膜6及びプレート電極7から構成されるキャパシタが形成されている。このキャパシタと基板とは酸化膜3で分離されている。

【0003】キャパシタに隣接して、拡散層10、1 1、ゲート酸化膜8及びゲート電極9から構成されるスイッチングトランジスタが形成されており、キャパシタ電極5とスイッチングトランジスタの片方の拡散層10はコンタクト部4において電気的に接続されている。また、スイッチングトランジスタの他方の拡散層11にはコンタクトホール13を介してビットライン14が接続されている。スイッチングトランジスタのゲート電極は断面に垂直方向に延在し、ワードラインとしても機能する。最後に、パッシベーション膜15を形成する。なお、12は層間絶縁膜である。

[0004]

【発明が解決しようとする課題】しかしながら、上記した従来のDRAMでは次のような欠点があった。

Φ トレンチの中に分離用酸化膜、キャパシタ電極を形成しているため、キャパシタとして利用できる実効トレンチ内表面積が減少してしまう。例えば、直径0.6μmのトレンチを開孔したとしても、100nmの酸化膜、キャパシタ電極を用いると、キャパシタの実効内径は0.2μmにしかならない。このため、微細化していくと、DRAMのセルとして必要な静電容量が得られなくなる。

化して埋め込み絶縁膜を形成することを特徴とする半導 【0005】② キャパシタとスイッチングトランジス 体記憶装置の製造方法。 タのコンタクトを両者の間に平面的に設けているので縮 【請求項8】 請求項7記載の半導体記憶装置の製造方 40 小の妨げとなる。コンタクトとゲート電極との合わせ余 法において、2枚の半導体基板が反対の導電型で薄膜化 裕も必要であり、同様に縮小の妨げとなる。

③ トレンチ側壁部にできる寄生MOS構造のため、ストレージノード基板間にリーク電流が発生し、メモリセルの情報破壊が起こる。

【0006】本発明は、以上述べた問題点を除去するため、絶縁膜を基板中に埋め込み、これを貫通してトレンチを開け、下部基板をセルプレートとし、トレンチ内部にキャパシタ誘電体膜、キャパシタ電極を埋め込み、トレンチ上部でスイッチングトランジスタとのコンタクト50をとるようにし、微細化に適した半導体記憶装置及びそ

04/20/2002, EAST Version: 1.03.0002

の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は、上記目的を達

〔A〕半導体記憶装置において、半導体基板中に埋め込 まれた絶縁膜と、前記絶縁膜を貫通して形成されたトレ ンチと、前記半導体基板をプレート電極とし、前記トレ ンチ内面に形成された誘電体薄膜及び前記トレンチ内に 埋め込まれたストレージ電極から構成されるキャパシタ と、前記半導体基板の表面の半導体薄層に形成されたM 10 いる。隣接セル間は分離用酸化膜104により絶縁分離 ISトランジスタとを設けるようにしたものである。 【0008】〔B〕半導体記憶装置の製造方法におい て、半導体基板中に埋め込み絶縁膜を形成する工程と、 前記絶縁膜を貫通してトレンチを形成する工程と、前記 トレンチ内面にキャパシタ用誘電体薄膜を形成する工程 と、前記トレンチ内に導電体を埋め込む工程と、前記半 導体基板の表面の半導体薄層にMISトランジスタを形 成する工程とを施すようにしたものである。

[0009]

【作用】本発明によれば、上記したように、1トランジ 20 スタ、1キャパシタ型MIS半導体記憶装置において、 絶縁膜を埋め込んだ半導体基板に、この絶縁膜を貫通す るトレンチを設け、その内面にキャパシタ絶縁膜とスト レージ電極を埋め込み、半導体基板をセルプレートとし て用い、更に半導体基板の表面の半導体薄膜にスイッチ ングトランジスタを形成するようにしたものである。

【0010】したがって、トレンチ間隔を近づけても隣 接セル間リークが発生せず、高密度化が可能となる。同 様に、ストレージ電極がトレンチ内側にあるので、基板 に入射したα粒子によって発生する電荷が流入せず、ソ 30 フトエラー耐性が向上する。また、セルプレート電極と して従来必要であった導体層が不要となり、工程の簡略 化、高密度化を図ることができる。

[0011]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の実施例を示す半 導体記憶装置 (メモリセル) の平面図、図2は図1のA - A線断面図である。これらの図に示すように、比抵抗 O. O 1 Ω·c m程度の高濃度N型シリコン単結晶基板 101上には、埋め込み酸化膜102、低濃度P型シリ コン単結晶薄層103が形成される。これら低濃度P型 単結晶薄層103、埋め込み酸化膜102を貫通し、高 濃度N型シリコン単結晶基板101内へとトレンチ10 5が形成されている。トレンチ105の内壁にはキャパ シタ用誘電体薄膜106が形成されていて、更にその内 側にはストレージノード電極107が埋め込まれてい る。

【0012】キャパシタのプレート電極としては、一定 の電位、例えばビットライン振幅の半分の電位に設定さ れた高濃度N型シリコン単結晶基板101が機能する。

表面の単結晶層にはゲート酸化膜109、ゲート電極1 10及びN⁺ 拡散層111から構成されるスイッチング MISトランジスタが形成されている。このMISトラ ンジスタの片方のN* 拡散層111は、トレンチ105 の上部に埋め込まれた導体プラグ108を介して、キャ パシタのストレージノード電極107と接続されてい る。また、前記MISトランジスタの他方のN⁺ 拡散層 111は、層間絶縁膜112に開孔されたコンタクトホ ール113を介して、ビットライン114に接続されて されている。最上層にはパッシベーション膜115が形 成されている。

【0013】MISトランジスタのゲート電極110は ワードラインをも兼ね、断面の垂直方向の他のセル上に も延在している。任意の一本のワードラインがメモリセ ルアレイ周辺に設けられたデコーダによって選択される と、そのワードラインがハイレベルになりMISトラン ジスタを導通状態にし、ビットラインの情報がキャパシ タに書き込まれる。また、逆にキャパシタの情報がビッ トラインに読み出される。ワードラインが非選択の時に は、ワードラインはローレベルであり、トランジスタは 非導通状態でキャパシタの情報は保持される。

【0014】次に、上述した実施例の半導体記憶装置 (メモリセル)の製造方法について、図3乃至図5を用 いて説明する。

(1)まず、図3(a)に示すように、不純物濃度5× 1014cm-3程度の低濃度P型(100)シリコン単結 晶151に熱酸化膜102を500nm程度つけ、この 酸化膜102の面と、別に用意した鏡面研磨された比抵 抗O. O1Ωcm程度の高濃度N型シリコン単結晶基板 101を密着させ、1100℃程度のアニールを加え、 ファンデアワールス力により接着させる。

【0015】(2)次いで、P型(100)シリコン単 結晶151側を機械研磨により削り、図3(b)に示す ように、最終的な低濃度P型単結晶薄層103の厚みを 250 nm程度に仕上げる。

(3) 隣接セル間の分離用酸化膜104を選択酸化法に より形成し、50nm程度の酸化膜152、20nm程 度の窒化シリコン膜153、500nm程度の酸化膜1 54を順次形成した後、ホトレジスト155をホトリソ グラフィ技術によりパターニングする。ホトレジストパ ターンをマスクにして、図3 (c)に示すように、酸化 膜154、窒化シリコン膜153、酸化膜152、低濃 度P型単結晶薄層103、酸化膜102をドライエッチ ングにより、順次エッチングする。

【0016】(4)次いで、レジストを除去した後、酸 化膜154をマスクにして、シリコン単結晶基板101 にトレンチ105を形成する。トレンチ105の深さは トレンチ開孔周面長キャパシタ誘電体の誘電率と膜厚及 50 び必要容量によって決定されるが、例えば、256Mビ

ットDRAMへの適用を考え、トレンチ開孔径0.3μ m、酸化膜換算で5nmの窒化膜を用い、25fFの容 量が必要な場合、深さは約4 μmとなる。次に、トレン チ105を形成後、マスクとして用いた酸化膜154を 窒化シリコン膜153をストッパ膜として除去し、更 に、図4(a)に示すように、不要となったストッパ膜 としての窒化シリコン膜153も除去する。

【0017】(5)続いて、図4(b)に示すように、 キャパシタ用誘電体膜106として窒化シリコン膜をC VD法により堆積し、リンを高濃度に含んだ多結晶シリ 10 る電荷が流入せず、ソフトエラー耐性が向上する。 コン156を全面に堆積してトレンチ105を完全に埋 め込む。

(6)次に、図4(c)に示すように、全面ドライエッ チングにより、トレンチ105内のみに多結晶シリコン を残し、キャパシタのストレージ電極107を形成す る。このとき酸化膜152がエッチングストッパとして 働くとともに、窒化シリコン膜153のストレージ電極 形成部分以外もエッチングされる。また、ストレージ電 極の上部は埋め込み酸化膜102の中程の部分にくるよ うにコントロールする。

【0018】(7) 更に、全面に多結晶シリコン108 を堆積し、同様な方法により、全面エッチングを行いト レンチ上部を埋め込み、ストレージ電極と低濃度P型単 結晶薄層103とを接続する。その後、図5(a)に示 すように、不要になったストッパとしての酸化膜152 を除去する。以上の工程で、キャパシタがトレンチに完 全に埋め込まれた形で作られる。

【0019】(8)続いて、図5(b)に示すように、 スイッチングトランジスタを低濃度P型単結晶薄層10 3上に形成していく。すなわち、熱酸化により、膜厚1 0 n m程度のゲート酸化膜109を形成し、その上にゲ ート電極110となるリンを高濃度にドープした多結晶 シリコンを堆積、パターニングする。ゲート電極110 をマスクにして、ヒ素をイオン注入してN* 拡散層11 1を形成する。イオン注入した不純物の活性化アニール を行った後、拡散層が埋め込み酸化膜に達するようにな

【0020】(9)続いて、図5(c)に示すように、 層間絶縁膜112として、BPSG (ボロ・フォスフォ ・シリケート・ガラス) などの膜を堆積し、リフローを 40 行い平坦化を行った後、ビットラインとの接続をとるた めのコンタクトホール113を開孔する。以降、図示は 省略するがビットラインをポリサイド等で形成し、メモ リセルの主要工程を終了する。

【0021】必要であれば、アルミ等のメタル配線工程 を付加し、最後にパッシベーション膜をつけ、半導体記 憶装置の製造工程を終了する。なお、本発明は上記実施 例に限定されるものではなく、本発明の趣旨に基づいて 種々の変形が可能であり、これらを本発明の範囲から排 除するものではない。

[0022]

【発明の効果】以上詳細に説明したように、本発明によ れば、次のような効果を奏することができる。第1に、

6

(1)高濃度基板をセルプレート電極とし、トレンチ内 にストレージ電極を入れるようにしたので、トレンチ間 隔を近づけても隣接セル間リークが発生せず、高密度化 が可能となる。

【0023】(2)同様に、ストレージ電極がトレンチ 内側にあるので、基板に入射したα粒子によって発生す

- (3)また、セルプレート電極として従来必要であった 導体層が不要となり、工程の簡略化、高密度化を図るこ とができる。
- (4) 更に、トレンチ内に直接キャパシタ誘電体膜が形 成されているので、トレンチ内表面積を最大に利用で き、大きな静電容量を得ることができる。

【0024】第2に、

(1)キャパシタのストレージ電極とスイッチングトラ ンジスタとの接続をキャパシタを形成したトレンチ上部 20 に埋め込んだ多結晶シリコンによってとっているので、 コンタクトホールを別途設ける必要がなく、工程の簡略 化を図ることができる。

【0025】(2)更に、コンタクトホールを設けるス ペース及びコンタクトホールと他の電極との合わせ余裕 が不要になり、高密度化を図ることができる。 第3に、

(1) 埋め込み酸化膜上の薄シリコン単結晶層内にスイ ッチングトランジスタを形成しているので、完全空乏型 のMISトランジスタとすることができ、サブスレッシ ョルド特性を大幅に改善でき、低い閾値電圧で良好なオ フ特性が得られる。すなわち、キャパシタへの書き込み 電圧を大きくでき、かつデータ保持時間を長くすること ができ、高品質化を図ることができる。

【0026】(2)更に、基板に入射したα粒子によっ て発生する電荷が埋め込み酸化膜でブロックされるの で、ソフトエラーに対して極めて耐性が高くなる。

【図面の簡単な説明】

【図1】本発明の実施例を示す半導体記憶装置 (メモリ セル)の平面図である。

【図2】図2は図1のA-A線断面図である。

【図3】本発明の実施例を示す半導体記憶装置 (メモリ セル)の製造工程断面(その1)図である。

【図4】本発明の実施例を示す半導体記憶装置(メモリ セル)の製造工程断面(その2)図である。


【図5】本発明の実施例を示す半導体記憶装置 (メモリ セル)の製造工程断面(その3)図である。

【図6】従来のDRAMの一構成例を示す断面図であ る。

【符号の説明】

高濃度N型シリコン単結晶基板 50 101

特開平6-169069



フロントページの続き

(51) Int. Cl.⁵

識別記号

号 庁内整理番号 9056-4M FI HO1L 29/78 技術表示箇所 311 C